Year1
📅 PhD Year 1 (2026/02 - 2027/02): 正式RIS + 底层启动
新的策略
基于入学前的经验：
Scenario A: Demo成功
├─ 有信心做16-32单元
├─ Year 1 Q1-Q2: 扩展到完整系统
├─ 同时开始底层学习
└─ 按照原计划推进
Scenario B: Demo部分成功
├─ 需要改进但可行
├─ Year 1 Q1: 改进和优化
├─ Q2: 扩展规模
├─ 底层学习稍延后
└─ 更务实的节奏
Scenario C: Demo失败
├─ 果断调整策略
├─ 考虑外包或合作
├─ 不在硬件上卡太久
├─ 保证论文产出
└─ 底层学习为主
Year 1 时间分配（假设Demo成功）
整体策略：
├─ Project A（RIS）：50-60%
├─ Project B（底层）：30-40%
└─ 其他：10%
不再是80小时/周：
├─ 现实一点：60-70小时/周
├─ 可持续发展
├─ 避免burnout
└─ 长期战斗力
关键改变：
├─ 硬件制作放慢（因为自己做）
├─ 给自己犯错和学习的空间
├─ 不追求完美，追求可用
└─ 保证毕业是第一优先级
Q1 (Month 1-3): 完整RIS系统
目标：16-32单元RIS系统 + 控制器
Month 1-2: 设计和制作
Week 1-4: 16单元RIS设计
├─ 基于Demo经验改进
├─ 解决发现的问题
├─ CST仿真验证
├─ PCB设计（更规范）
├─ 打样和等待
└─ 同时：控制器开发
Week 5-8: 制作和初测
├─ 焊接（更熟练了）
├─ 基本测试
├─ 问题修复
├─ 初步验证
└─ 如果不满意，再迭代
投入：Project A 70%
Month 3: 系统集成 + 论文启动
Week 9-10: 完整系统
├─ 控制器完成
├─ 与USRP集成
├─ 闭环测试
└─ 基本功能OK
Week 11-12: 第一篇论文
├─ 基于本科工作扩展
├─ 加入实验验证
├─ 目标：会议投稿
└─ 3个月完成
产出：
✅ 工作的RIS系统（虽然简单）
✅ 论文初稿
✅ 实验数据
并行：底层学习启动（30%时间）
Month 1-3 底层学习：
重点：补本科摆烂的内容
Week 1-4: 数字电路补课
├─ 《数字电子技术基础》
├─ 重点：时序、状态机
├─ 为FPGA打基础
└─ 每天2小时
Week 5-8: 模拟电路补课
├─ 《模拟电子技术基础》
├─ 重点：看懂电路图
├─ 三极管/MOS管
└─ 每天2小时
Week 9-12: C语言深入
├─ 《C专家编程》
├─ 指针、内存
├─ 多线程
└─ 每天2小时
目标：
✅ 补齐基础短板
✅ 不求精通，求理解
✅ 为后续深入铺路
Q2 (Month 4-6): 扩展研究 + 深入学习
Month 4-6: RIS研究深化
核心任务：
1. 论文产出（2-3篇）
├─ 第一篇会议投稿
├─ 第二篇准备（ISAC/AI）
├─ 可能的系统论文
└─ 保持发表节奏
2. 系统优化
├─ 基于反馈改进
├─ 可能扩展到32单元
├─ 性能提升
└─ 稳定性改进
3. 新方向探索
├─ RIS-ISAC初步
├─ AI for RIS
├─ 为后续铺路
└─ 快速验证
投入：Project A 50%
并行：底层学习加速（40%）
Month 4-6 底层学习：
开始真正的底层！
Week 13-20: Linux系统编程
├─ 《UNIX环境高级编程》
│ ├─ 进程、线程
│ ├─ IPC
│ ├─ 信号
│ └─ 网络编程基础
│
├─ 实践项目
│ ├─ 多进程程序
│ ├─ 多线程服务器
│ └─ RIS上位机软件
│
└─ 每天3-4小时
Week 21-24: 操作系统理论
├─ 《现代操作系统》
│ ├─ 前6章精读
│ ├─ 进程管理
│ ├─ 内存管理
│ └─ 文件系统
│
├─ 《CSAPP》
│ ├─ 重点章节
│ ├─ 实验
│ └─ 深入理解
│
└─ 每天3-4小时
产出：
✅ 系统编程熟练
✅ OS理论框架
✅ 为Year 2深入准备
Q3-Q4 (Month 7-12): 多线并进
策略调整：不追求80小时/周，保持60-70小时可持续
Project A（40-50%）：
├─ 继续论文产出
├─ 系统持续改进
├─ 探索新方向
├─ 与导师保持沟通
└─ Year 1目标：4-5篇论文投稿
Project B（40-50%）：
├─ Linux内核入门
│ ├─ 《Linux内核设计与实现》
│ ├─ 源码阅读
│ ├─ 内核模块
│ └─ 理解核心机制
│
├─ 网络编程进阶
│ ├─ Socket深入
│ ├─ epoll/零拷贝
│ ├─ 高性能技巧
│ └─ 应用于RIS系统
│
├─ FPGA系统学习
│ ├─ Verilog熟练
│ ├─ 工具链掌握
│ ├─ 小项目实践
│ └─ 为Year 2 Zynq准备
│
└─ 目标：
✅ 建立完整的底层框架
✅ 每个领域都入门
✅ 为Year 2深入做准备
其他（10%）：
├─ 创业项目（最小化）
├─ 课程/TA
└─ 社交/休息
Year 1 预期产出：
Project A:
├─ RIS系统：16-32单元，工作稳定
├─ 论文：4-5篇投稿，1-2篇发表
├─ 系统文档和代码
└─ 为Year 2打好基础
Project B:
├─ 补齐基础（模数电）
├─ 系统编程熟练
├─ OS理论框架
├─ Linux内核入门
├─ FPGA基础
└─ 全栈覆盖，但不深
个人成长：
├─ 从PhD新生到成熟研究者
├─ 硬件能力显著提升
├─ 底层知识体系建立
├─ 时间管理和自律
└─ 为Year 2-3冲刺准备好
评估：
✅ 比预期更务实
✅ 考虑了实际困难
✅ 给自己学习空间
✅ 避免过度压力
✅ 长期可持续
2. 风险管理（关键！）
硬件风险管理：
Plan A: Demo成功 → 继续做大
Plan B: Demo部分成功 → 改进后扩展
Plan C: Demo失败 → 快速调整
调整节点：
├─ Demo阶段（入学前）
├─ 16单元阶段（Year 1 Q2）
├─ Year 1期中（Month 6）
└─ Year 1期末（Month 12）
止损原则：
如果Year 1 Q3硬件还不稳定：
├─ 果断考虑部分外包
├─ 不能因为硬件影响毕业
├─ 保持灵活性
3. 学习策略
底层学习原则：
1. 深度优先 vs 广度优先
├─ Year 1: 广度优先（覆盖全栈）
├─ Year 2: 深度优先（专精1-2个）
└─ Year 3: 应用优先（产出成果）
2. 理论与实践结合
├─ 不要只看书
├─ 每个知识点都有实践
├─ 用项目驱动学习
└─ 把学到的用在RIS上
3. 记录和总结
├─ 详细的学习笔记
├─ 技术博客
├─ 代码注释
└─ 定期回顾
4. 不要贪多
├─ 一次只深入一个方向
├─ 学透一个再开下一个
├─ 质量>数量
└─ 专精>泛泛而谈